مقدمه‌ای بر طراحی مدارهای مجتمع با فناوری‌های نانومتری CMOS

کارگاه آنلاین «مقدمه‌ای بر طراحی مدارهای مجتمع با فناوری‌های نانومتری CMOS» به‌منظور ارائه یک دیدگاه جامع و کاربردی از دنیای طراحی IC در ابعاد نانومتری تدوین شده است. در این دوره، شرکت‌کنندگان با مراحل مختلف طراحی مدارهای مجتمع، از سطح Device تا سطح Circuit و Layout، آشنا می‌شوند و چالش‌های طراحی در فناوری‌های زیر ۹۰ نانومتر بررسی می‌گردد.

همچنین اصول رفتار ترانزیستورهای MOS در ابعاد نانومتری، مفاهیم Leakage، Variability، مصرف توان، سرعت و تکنیک‌های بهینه‌سازی در طراحی مدارات دیجیتال و آنالوگ تحلیل می‌شود.
کارگاه به شکل کاملاً کاربردی برگزار می‌گردد و ضمن ارائه مفاهیم پایه، مسیر یادگیری برای ورود به حوزه طراحی VLSI و کار با ابزارهای CAD/EDA معرفی خواهد شد.

این رویداد فرصتی مناسب برای دانشجویان برق–الکترونیک، کامپیوتر–سخت‌افزار، و علاقه‌مندان به صنعت نیمه‌هادی است تا با یکی از مهم‌ترین و آینده‌دارترین حوزه‌های مهندسی الکترونیک آشنا شوند.

1. آشنایی با فناوری CMOS و روند کوچک‌سازی (Scaling) در ابعاد نانومتری

2. ساختار و مدل‌سازی ترانزیستور MOS در فناوری‌های زیر ۹۰ نانومتر

3. پدیده‌های ویژه نانومتری (Leakage, Short-Channel Effects, Variability)

4. مبانی طراحی دیجیتال در سطح Transistor-Level و Gate-Level

5. مصرف توان، سرعت و تکنیک‌های بهینه‌سازی در مدارات نانومتری

6. اصول طراحی آنالوگ در CMOS نانومتری (Voltage Headroom، Noise و محدودیت‌ها)

7. مقدمه‌ای بر فرآیند طراحی VLSI و آشنایی با Flow ابزارهای CAD/EDA

8. طراحی Layout و قوانین طراحی (DRC/LVS) در فناوری‌های پیشرفته

9. مسیرهای شغلی و مهارت‌های لازم برای ورود به حوزه طراحی IC

• دانشجویان رشته‌های مهندسی برق – الکترونیک، مهندسی کامپیوتر – سخت‌افزار و میکروالکترونیک

• علاقه‌مندان به طراحی مدارهای مجتمع و حوزه VLSI

• دانشجویانی که به دنبال ورود به صنعت نیمه‌هادی، طراحی دیجیتال یا آنالوگ با CMOS هستند

• پژوهشگران و افرادی که قصد آشنایی اولیه با فناوری‌های نانومتری و چالش‌های طراحی در این حوزه دارند

لینک عضویت گروه واتساپ 
https://chat.whatsapp.com/DUIPz2V30jU9aHMfbFCbj9?mode=wwt